百度移动下拉词排名
用Verilog设计一个8位加法器
用Verilog设计一个功能类似74LS160的计数器
用Verilog设计一个3-8译码器
用Verilog设计一个3选1多路选择器
用Verilog设计一个8421减法计数器
用Verilog设计一个由时钟驱动的四位格雷码计数器
使用verilog完成alu的设计
verilog实现alu
用verilog设计rom
verilog设计实例
搜狗移动下拉词排名
神马移动下拉词排名